博客
关于我
强烈建议你试试无所不能的chatGPT,快点击我
Redis系列三:reids常用命令
阅读量:4186 次
发布时间:2019-05-26

本文共 443 字,大约阅读时间需要 1 分钟。

全局命令

 keys *  查看所有键

 dbsize 查看的是当前所在redis数据库的键总数 如果存在大量键,线上禁止使用此指令

 exists key 检查键是否存在,存在返回1,不存在返回0

 del key 删除键,返回删除键个数,删除不存在键返回0

 expire key seconds  设置键过期的时间,单位是秒,  //set name lgs  expire name 10 //10秒过期

 ttl key 查看键剩余的过期时间,和expire配合使用

 type key 查看键的数据结构类型: //type name  //返回string,键不存在返回none

设置获取键值得命令

set name lgs

get name

命令执行的顺序

单线程执行:

执行过程:发送指令-〉执行命令-〉返回结果

执行命令:单线程执行,所有命令进入队列,按顺序执行,使用I/O多路复用解决I/O问题

单线程快原因:纯内存访问, 非阻塞I/O(使用多路复用),单线程避免线程切换和竞争产生资源消耗

 

转载地址:http://vddoi.baihongyu.com/

你可能感兴趣的文章
Halide入门第3讲:如何设置环境变量以检查llvm编译生成的代码
查看>>
git 更新和冲突解决简单流程
查看>>
Lattice FPGA 使用指南1 - clarity designer出现ERROR – Error trying to create component 错误的解决办法
查看>>
verdi加载vhdl和verilog混合RTL设计的方法
查看>>
verdi编译vhdl文件时,报出"warning:*Warn* Unknown argument –vhdl08"的解决 办法
查看>>
linux 常见命令总结
查看>>
信号差分对的优势说明
查看>>
verilog timescale的两种仿真处理方法
查看>>
lattice FPGA 使用指南2 - DDR3 sdram controller IP配置注意事项
查看>>
何谓“pessimistic”异步FIFO的full和empty信号
查看>>
*Error* illegal LHS in continous assignment
查看>>
Cadence IUS 之一:简介
查看>>
在gvim中使用Emacs verilog mode的verilog代码自动插入和自动插入撤销的方法。
查看>>
Emacs Verilog mode 简单使用指南
查看>>
AXI 总线基本概念1 - 如何理解outstanding传输
查看>>
DDR3基本概念1 - 存储单元结构和原理
查看>>
verilog 基础原理1 - RTL中对数据位宽的管理
查看>>
Cadence IUS 之二: 生成波形
查看>>
DDR3基本概念2 - 上电复位时序
查看>>
DDR3基本概念3 - 复位初始化实战举例Lattice DDR3 IP仿真
查看>>